2026上半年嵌入式系統(tǒng)設(shè)計(jì)師考試知識(shí)點(diǎn)你掌握了嗎？希賽網(wǎng)整理的這份2026上半年嵌入式系統(tǒng)設(shè)計(jì)師考試知識(shí)點(diǎn)自查清單資料請(qǐng)查收，考生可對(duì)照該資料對(duì)自己的知識(shí)點(diǎn)掌握程度進(jìn)行一個(gè)摸排，以便及時(shí)合理的調(diào)整學(xué)習(xí)計(jì)劃。本資料的PDF版本可在本文文首本文資料處或文末的資料下載欄目下載。

2026上半年嵌入式系統(tǒng)設(shè)計(jì)師考試知識(shí)點(diǎn)自查清單部分內(nèi)容如下：

1.數(shù)據(jù)的表示

采用n位補(bǔ)碼（包含一個(gè)符號(hào)位）表示數(shù)據(jù)，可以直接表示數(shù)值（  ）。

A.2n

B.-2n

C.2(n-1)

D.-2n-1

答案：D

解析：在計(jì)算機(jī)中，n位補(bǔ)碼（表示數(shù)據(jù)位），表示范圍是[-2n-1，+2n-1-1]，其中最小值是人為定義，以n=8為例，其中-128的補(bǔ)碼是人為定義的1000 0000。根據(jù)補(bǔ)碼表示的范圍，D選項(xiàng)是屬于范圍內(nèi)的數(shù)據(jù)。所以正確答案是D。

2.計(jì)算機(jī)的組成

CPU在執(zhí)行指令的過程中，會(huì)自動(dòng)修改（  ）的內(nèi)容，以便使其保持的總是將要執(zhí)行的下一條指令的地址。

A.指令寄存器

B.程序計(jì)數(shù)器

C.地址寄存器

D.指令譯碼器

答案：B

解析：CPU執(zhí)行指令的過程中，會(huì)自動(dòng)修改PC的內(nèi)容，PC是指令計(jì)數(shù)器，用來存放將要執(zhí)行的下一條指令，本題選擇B選項(xiàng)。

對(duì)于指令寄存器（IR）存放即將執(zhí)行的指令，指令譯碼器（ID）對(duì)指令中的操作碼字段進(jìn)行分析和解釋，地址寄存器（AR），不是我們常用的CPU內(nèi)部部件，其作用是用來保存當(dāng)前CPU所要訪問的內(nèi)存單元或I/O設(shè)備的地址。

3.流水線

下列關(guān)于流水線方式執(zhí)行指令的敘述中，不正確的是（  ）。

A.流水線方式可提高單條指令的執(zhí)行速度

B.流水線方式下可同時(shí)執(zhí)行多條指令

C.流水線方式提高了各部件的利用率

D.流水線方式提高了系統(tǒng)的吞吐率

答案：A

解析：本題要求選擇不正確的敘述。其中A流水線方式可提高單條指令的執(zhí)行速度是不正確的，對(duì)于只有單條指令的情況下，流水線方式與順序執(zhí)行時(shí)沒有區(qū)別。流水線的原理是在某一時(shí)刻可以讓多個(gè)部件同時(shí)處理多條指令，避免各部件等待空閑，由此提高了各部件的利用率，也提高了系統(tǒng)的吞吐率。

4.多級(jí)存儲(chǔ)結(jié)構(gòu)

在CPU的內(nèi)外常設(shè)置多級(jí)高速緩存（Cache），其主要目的是（  ）。

A.擴(kuò)大主存的存儲(chǔ)容量

B.提高CPU訪問主存數(shù)據(jù)或指令的效率

C.擴(kuò)大存儲(chǔ)系統(tǒng)的容量

D.提高CPU訪問外存儲(chǔ)器的速度

答案：B

解析：存儲(chǔ)系統(tǒng)多級(jí)層次結(jié)構(gòu)中，由上向下分為三級(jí)：高速緩沖存儲(chǔ)器cache，主存儲(chǔ)器和輔助存儲(chǔ)器組成。從上到下，容量逐漸增大，速度逐漸降低，但成本逐漸減少。

5.I/O控制方式

如果I/O設(shè)備與存儲(chǔ)設(shè)備進(jìn)行數(shù)據(jù)交換不經(jīng)過CPU來完成，這種數(shù)據(jù)交換方式是（  ）。

A.程序查詢方式

B.中斷方式

C.DMA方式

D.無條件存取方式

答案：C

解析：本題考查計(jì)算機(jī)系統(tǒng)硬件方面關(guān)于DMA方式的基礎(chǔ)知識(shí)。

DMA方式，即“直接存儲(chǔ)器訪問”方式，是一種快速傳送大量數(shù)據(jù)的技術(shù)，DMA方式傳送數(shù)據(jù)時(shí)，是通過直接訪問存儲(chǔ)器來完成，而不經(jīng)過CPU，因此省去了保存現(xiàn)場和恢復(fù)現(xiàn)場的問題。

DMA方式的工作過程是：

1、向CPU申請(qǐng)DMA傳送；

2、CPU允許后，DMA接受系統(tǒng)總線的控制權(quán)；

3、在DMA控制器的控制下，在主存和外部設(shè)備之間直接交換數(shù)據(jù)，DMA將傳輸?shù)臄?shù)據(jù)從一個(gè)地址空間復(fù)制到另一個(gè)地址空間，傳送過程中不需要中央處理器參與，傳送開始前需要CPU提供傳送數(shù)據(jù)的主存起始地址和數(shù)據(jù)長度；

4、傳送結(jié)束后，向CPU返回DMA操作完成信號(hào)。